PHOTODETECTOR

Publication number: JP2002340670 (A)

Publication date:

2002-11-27

Inventor(s):

MIZUNO SEIICHIRO; YAMAMOTO HIROO; FUJITA KAZUKI; KOSAKA NAOHISA;

TOYODA HARUYOSHI

Applicant(s):

HAMAMATSU PHOTONICS KK

Classification:

- international:

G01V9/00; G01J1/02; G01J1/44; G01J1/46; H01L27/146; H04N5/335; G01V9/00;

G01J1/02; G01J1/44; G01J1/46; H01L27/146; H04N5/335; (IPC1-7): G01J1/46;


G01J1/02; G01J1/44; G01V9/00; H01L27/146; H04N5/335

- European:

Application number: JP20010143506 20010514 **Priority number(s):** JP20010143506 20010514

Abstract of JP 2002340670 (A)

PROBLEM TO BE SOLVED: To reduce the occupied area of a circuit part per one picture element, in a photodetector for extracting a moving body in a photoreceived optical image. SOLUTION: This photodetector is provided with N pieces of units 1001 -100N and a digital arithmetic circuit 40. The each unit 100n has the same constitution, and is provided with M pieces of photodetection cells 101 .n . 10M,n , an integration circuit 20n , an A/D conversion circuit 30n , a switch element SWn01 , a switch element SWn02 and a switch element SWn03 . The M× N pieces of photodetection cells 101,1-10M,N are arrayed two-dimensionally in M lines by N columns, and the photodetection cell 10m .n is positioned in the m-th line in the n-th column.; A capacity value of an integral capacity part in the integration circuit 20n is equal to a capacity value of a cell capacity part in the photodetection cell 10m ,n . The digital arithmetic circuit 40 conducts a digital operation for finding the position of the gravity center based on a digital signal output from the A/D conversion circuit 30n.



Data supplied from the esp@cenet database — Worldwide



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2002-340670 (P2002-340670A)

(43)公開日 平成14年11月27日(2002.11.27)


(51) Int.Cl. ⁷		識別記号		FΙ			รั	7]ト*(参考)
G01J	1/46			G01J	1/46			2G065
	1/02				1/02		Q	4M118
	1/44				1/44		L	5 C 0 2 4
							N	
G 0 1 V	9/00			G 0 1 V	9/00		F	
			審査請求	未請求 請求	領の数3	OL	(全 14 頁)	最終頁に続く

(21)出願番号

特願2001-143506(P2001-143506)

(22)出顧日

平成13年5月14日(2001.5.14)



(71)出願人 000236436

浜松ホトニクス株式会社

静岡県浜松市市野町1126番地の1

(72)発明者 水野 誠一郎

静岡県浜松市市野町1126番地の1 浜松ホ

トニクス株式会社内

(72)発明者 山本 洋夫

静岡県浜松市市野町1126番地の1 浜松ホ

トニクス株式会社内

(74)代理人 100088155

弁理士 長谷川 芳樹 (外3名)


最終頁に続く

(54) 【発明の名称】 光検出装置

(57)【要約】

【課題】 受光した光像における動体を抽出する光検出 装置であって1画素当たりに占める回路部占有面積が小 さいものを提供する。

【解決手段】 N個のユニット1001~100Nおよび デジタル演算回路40を備える。各ユニット100 nは、互いに同様の構成であって、M個の光検出セル1 O1.n ~ 1 Oм.n 、積分回路 2 On、A/D変換回路 3 On、スイッチ素子SWn01、スイッチ素子SWn02 およ びスイッチ素子SWn03 を備える。M×N個の光検出セ ル101.1~10kN はM行N列に2次元配列されてお り、光検出セル10mnは第m行第n列に位置してい る。積分回路20nの積分容量部の容量値は、光検出セ ル10mmのセル容量部の容量値と等しい。デジタル演 算回路40は、A/D変換回路30nから出力されたデ ジタル信号に基づいて重心位置を求めるデジタル演算を 行う。



【特許請求の範囲】

【請求項1】 入射光強度に応じた電荷を発生する光検 出素子と、容量値 C₄を有し前記光検出素子で発生した 電荷を蓄積するセル容量部と、を各々有し2次元配列さ れた複数の光検出セルと、

アンプと容量値 Cra の積分容量部(ただし、Cra = Ca)とが入力端子と出力端子との間に並列的に設けられ、前記入力端子に入力した電荷を前記積分容量部に蓄積して、その蓄積された電荷の量に応じた値の積分信号を前記出力端子より出力する積分回路と、

前記光検出セルと前記積分回路の前記入力端子との間に 設けられた第1のスイッチ素子と、

前記積分回路の前記出力端子と前記光検出セルとの間に 設けられた第2のスイッチ素子と、

前記積分回路の前記出力端子から出力された積分信号を 入力し、この積分信号をA/D変換して、この積分信号 に応じたデジタル信号を出力するA/D変換回路と、

前記A/D変換回路から出力されたデジタル信号を入力 し、このデジタル信号に基づいて重心位置を求めるデジ タル演算を行って、その演算結果を出力するデジタル演 20 算回路と、

を備えることを特徴とする光検出装置。

【請求項2】 入射光強度に応じた電荷を発生する光検 出素子と、容量値 Caを有し前記光検出素子で発生した 電荷を蓄積するセル容量部と、を各々有し2次元配列さ れた複数の光検出セルと、

アンプと積分容量部とが入力端子と出力端子との間に並列的に設けられ、前記積分容量部の容量値を容量値 C。およびこれより小さい値の何れかに切り替える容量値切替手段を有し、前記入力端子に入力した電荷を前記積分容量部に蓄積して、その蓄積された電荷の量に応じた値の積分信号を前記出力端子より出力する積分回路と、前記光検出セルと前記積分回路の前記入力端子との間に

前記積分回路の前記出力端子と前記光検出セルとの間に 設けられた第2のスイッチ素子と、

前記積分回路の前記出力端子から出力された積分信号を 入力し、この積分信号をA/D変換して、この積分信号 に応じたデジタル信号を出力するA/D変換回路と、

前記 A / D変換回路から出力されたデジタル信号を入力 し、このデジタル信号に基づいて重心位置を求めるデジ タル演算を行って、その演算結果を出力するデジタル演 算回路と、

を備えることを特徴とする光検出装置。

設けられた第1のスイッチ素子と、

【請求項3】 前記複数の光検出セルがM行N列 (M≥2, N≥2) に2次元配列され、

前記積分回路、前記第1のスイッチ素子、前記第2のスイッチ素子および前記A/D変換回路それぞれが前記複数の光検出セルの列毎に設けられている、

ことを特徴とする請求項1または2に記載の光検出装

置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、受光した光像における動体を抽出する光検出装置に関するものである。

[0002]

【従来の技術】CMOS技術を用いた光検出装置は、低コストであって、A/D変換回路や周辺デジタル回路をも含めて1チップ化が可能である。このことから、単なる光検出または撮像だけでなく種々の処理機能(例えば輪郭抽出や動体抽出など)を含んで1チップ化された光検出装置が開発されてきている。

【0003】動体抽出機能を有する光検出装置は、例えば文献「石渡、他、"3次元ジェスチャ認識用CMOSイメージセンサ"、映像情報メディア学会技術報告、Vol.23, No.30, pp.13-16(1999)」に記載されている。この文献に記載されている光検出装置は、1画素あたり2つの容量素子および多数のスイッチ素子を設け、或るフレームの撮像の際には画素データを第1の容量素子に記憶し、次のフレームの撮像の際には画素データを第2の容量素子に記憶して、その後、第1および第2の容量素子それぞれに記憶されている画素データの差分を求める。このようにして、この光検出装置は、チップ上で画像処理を行って動体抽出を行うものである。この光検出装置によれば、従来では別に設けた画像メモリに画像データを蓄積した後に画像処理をせざるを得なかったところ、画像メモリを別に設ける必要がない。

[0004]

【発明が解決しようとする課題】しかしながら、上記文献に記載された動体抽出機能を有する光検出装置は、1 画素あたり2つの容量素子および多数のスイッチ素子を設け、更に、第1および第2の容量素子それぞれに記憶されている画素データの差分を求める為の差分回路を設ける必要がある。したがって、この光検出装置は、1 画素当たりに占める回路部占有面積が大きく、このことから、センサの光応答特性を支配する開口率を高めることができないという致命的な欠点があり、このため、高画質の画像を得ることができない。

【0005】本発明は、上記問題点を解消する為になされたものであり、受光した光像における動体を抽出する 光検出装置であって、1 画素当たりに占める回路部占有 面積が小さく、開口率が高く光応答特性が優れたものを 提供することを目的とする。

[0006]

【課題を解決するための手段】本発明に係る第1の光検出装置は、(1) 入射光強度に応じた電荷を発生する光検出素子と、容量値Caを有し前記光検出素子で発生した電荷を蓄積するセル容量部と、を各々有し2次元配列された複数の光検出セルと、(2) アンプと容量値Cnの積分容量部(ただし、Cn=Ca)とが入力端子と出力端

子との間に並列的に設けられ、前記入力端子に入力した電荷を前記積分容量部に蓄積して、その蓄積された電荷の量に応じた値の積分信号を前記出力端子より出力する積分回路と、(3) 前記光検出セルと前記積分回路の前記入力端子との間に設けられた第1のスイッチ素子と、

(4) 前記積分回路の前記出力端子と前記光検出セルとの間に設けられた第2のスイッチ素子と、(5) 積分回路の出力端子から出力された積分信号を入力し、この積分信号をA/D変換して、この積分信号に応じたデジタル信号を出力するA/D変換回路と、(6) A/D変換回路から出力されたデジタル信号を入力し、このデジタル信号に基づいて重心位置を求めるデジタル演算を行って、その演算結果を出力するデジタル演算回路と、を備えることを特徴とする。

【0007】この第1の光検出装置によれば、或る一定期間に、光検出セルの光検出素子が入射光強度に応じて発生した電荷はセル容量部に蓄積されていく。この一定期間が経過した時点で第1のスイッチ素子が閉じると、それまでセル容量部に蓄積されていた電荷は、積分回路の積分容量部に移動する。その結果、光検出素子の一方の端子の電位は、ΔVだけ変化してリセットレベルとなり、積分回路から出力される積分信号は、積分容量部に蓄積された電荷に応じたレベルとなる。第1のスイッチ素子が開いた後に第2のスイッチ素子が閉じると、積分回路から出力される積分信号の値に応じた電圧がセル容量部に設定される。積分容量部の容量値はセル容量部の容量値と等しいので、この結果、光検出素子の一方の端子の電位は、リセットレベルからΔVだけ変化する。

【0008】その後の一定期間に、光検出素子が入射光強度に応じて発生した電荷はセル容量部に蓄積されていく。この一定期間が経過した時点でセル容量部に蓄積されている電荷は、以前に第2のスイッチ素子が閉じたときに積分信号の値に応じて設定された電圧に比例した電荷と、この一定期間に入射光によって光検出素子が発生した電荷とが、重畳されたものである。ただし、重畳される電荷の符号は互いに異なる。したがって、この一定期間が経過した時点で第1のスイッチ素子が閉じると、積分回路から出力される積分信号は、光検出素子へ入射する光強度の増減に応じたものである。

【0009】以上のような第1のスイッチ素子および第2のスイッチ素子の開閉動作は、複数の光検出セルそれぞれについて行われる。したがって、積分回路から出力される積分信号は、複数の光検出セルそれぞれに含まれる光検出素子が受光した光の光量の増減に応じた時系列信号となる。この積分信号はA/D変換回路によりA/D変換回路より出力される。そして、デジタル演算回路により、このデジタル信号に基づいて重心位置を求めるデジタル演算が行われて、その演算結果が出力される。

【0010】本発明に係る第2の光検出装置は、(1) 入 50

射光強度に応じた電荷を発生する光検出素子と、容量値 Caを有し前記光検出素子で発生した電荷を蓄積するセ ル容量部と、を各々有し2次元配列された複数の光検出 セルと、(2) アンプと積分容量部とが入力端子と出力端 子との間に並列的に設けられ、前記積分容量部の容量値 を容量値Caおよびこれより小さい値の何れかに切り替 える容量値切替手段を有し、前記入力端子に入力した電 荷を前記積分容量部に蓄積して、その蓄積された電荷の 量に応じた値の積分信号を前記出力端子より出力する積 分回路と、(3)前記光検出セルと前記積分回路の前記入 力端子との間に設けられた第1のスイッチ素子と、(4) 前記積分回路の前記出力端子と前記光検出セルとの間に 設けられた第2のスイッチ素子と、(5) 積分回路の出力 端子から出力された積分信号を入力し、この積分信号を A/D変換して、この積分信号に応じたデジタル信号を 出力するA/D変換回路と、(6) A/D変換回路から出 力されたデジタル信号を入力し、このデジタル信号に基 づいて重心位置を求めるデジタル演算を行って、その演

【0011】この第2の光検出装置によれば、或る一定期間に、光検出セルの光検出素子が入射光強度に応じて発生した電荷はセル容量部に蓄積されていく。この一定期間が経過した時点で第1のスイッチ素子が閉じると、それまでセル容量部に蓄積されていた電荷は、積分回路の積分容量部に移動する。その結果、光検出素子の一方の端子の電位は、ΔVだけ変化してリセットレベルとなり、積分回路から出力される積分信号は、積分容量部に蓄積された電荷に応じたレベルとなる。第1のスイッチ素子が開いた後に第2のスイッチ素子が閉じると、積分回路から出力される積分信号の値に応じた電圧がセル容量部に設定される。このとき、容量値切替手段により、積分容量部の容量値はセル容量部の容量値と等しくされており、この結果、光検出素子の一方の端子の電位は、リセットレベルからΔVだけ変化する。

算結果を出力するデジタル演算回路と、を備えることを

特徴とする。

【0012】その後の一定期間に、光検出素子が入射光強度に応じて発生した電荷はセル容量部に蓄積されていく。この一定期間が経過した時点でセル容量部に蓄積されている電荷は、以前に第2のスイッチ素子が閉じたときに積分信号の値に応じて設定された電圧に比例した電荷と、この一定期間に入射光によって光検出素子が発生した電荷とが、重畳されたものである。ただし、重畳される電荷の符号は互いに異なる。このとき、容量値切替手段により、積分容量部の容量値はセル容量部の容量値より小さい値とされている。したがって、この一定期間が経過した時点で第1のスイッチ素子が閉じると、積分回路から出力される積分信号は、光検出素子へ入射する光強度の増減に応じたものであり、しかも、光強度変化を高感度に検出するものである。

【0013】以上のような第1のスイッチ素子および第

2のスイッチ素子の開閉動作は、複数の光検出セルそれぞれについて行われる。したがって、積分回路から出力される積分信号は、複数の光検出セルそれぞれに含まれる光検出素子が受光した光の光量の増減に応じた時系列信号となる。この積分信号はA/D変換回路によりA/D変換され、この積分信号に応じたデジタル信号がA/D変換回路より出力される。そして、デジタル演算回路

【0014】また、本発明に係る第1または第20光検 10出装置は、複数の光検出セルがM行N列($M \ge 2$, $N \ge 2$)に2次元配列され、積分回路、第1のスイッチ素子、第2のスイッチ素子およびA/D変換回路それぞれが複数の光検出セルの列毎に設けられている、ことを特徴とする。積分回路、第1のスイッチ素子、第2のスイッチ素子およびA/D変換回路それぞれは、光検出セル毎に設けられていてもよいが、光検出セルの列毎に設けられていることにより、光検出装置の回路規模は更に小さくなる。

により、このデジタル信号に基づいて重心位置を求める

デジタル演算が行われて、その演算結果が出力される。

[0015]

【発明の実施の形態】以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。以下で、MおよびNそれぞれは2以上の整数であり、mは1以上M以下の任意の整数であり、nは1以上N以下の任意の整数である。

【0016】(第1の実施形態)先ず、第1の実施形態に係る光検出装置1の構成について図1~図4を用いて説明する。図1は、第1の実施形態に係る光検出装置1の概略構成図である。この光検出装置1は、N個のユニット1001~100xおよびデジタル演算回路40を備える。各ユニット100nは、互いに同様の構成であって、M個の光検出セル101n~104n、積分回路20n、A/D変換回路30n、スイッチ素子SWn01、スイッチ素子SWn02 およびスイッチ素子SWn03 を備える。M×N個の光検出セル1011~104x はM行N列に2次元配列されており、光検出セル10mn は第m行第n列に位置している。

【0017】各ユニット100nにおいて、M個の光検出セル101n~10xn それぞれは、スイッチ素子SWn01を介して積分回路20nの入力端子と接続され、スイッチ素子SWn02を介して積分回路20nの出力端子と接続されている。積分回路20nの出力端子は、A/D変換回路30nの入力端子と接続されている。A/D変換回路30nの出力端子は、スイッチ素子SWn03を介してデジタル演算回路40の入力端子と接続されている。ユニット1001~100xそれぞれのスイッチ素子SWn03が順次に閉じて、ユニット1001~100xそれぞれのA/D変換回路30nの出力端子はデジタル演算回路40の入力端子と接続される。デジタル演算回路40の入力端子と接続される。デジタル演算回路40の入力端子と接続される。デジタル演算回路40

は、各ユニット100mのA/D変換回路30mからスイッチ素子SWm03 を介して順次に出力されたデジタル信号を入力し、このデジタル信号に基づいて重心位置を求

めるデジタル演算を行って、その演算結果を出力する。 【0018】図2は、第1の実施形態に係る光検出装置 1の各光検出セル10mmの回路図である。各光検出セ ル10mnは、フォトダイオード(光検出素子)PD、 セル容量部Caおよびスイッチ素子SWoを有する。フォ トダイオードPDのアノード端子は接地されている。フ オトダイオードPDのカソード端子は、セル容量部Ca を介して接地され、また、スイッチ素子SWoを介し て、スイッチ素子SWn0i およびスイッチ素子SWn02 と 接続されている。各ユニット100nにおいて、M個の 光検出セル101, ~10 м, それぞれのスイッチ素子S Woが順次に閉じて、光検出セル101.n~10k.n それ ぞれのフォトダイオードPDのカソード端子は、順次に スイッチ素子SWn01 およびスイッチ素子SWn02 と接続 される。光検出セル101.1~101.N それぞれのセル容 量部Caの容量値は互いに等しい。なお、セル容量部Ca は、フォトダイオードPDの接合容量であってもよい

【0019】図3は、第1の実施形態に係る光検出装置 1の各積分回路20nの回路図である。各積分回路20n は、入力端子と出力端子との間に互いに並列にアンプA 2、積分容量部 C f2 およびスイッチ素子 S W21 が接続さ れている。アンプA2は、その反転入力端子がスイッチ 素子SWոοιと接続され、非反転入力端子が基準電圧値 Vimi とされ、出力端子がスイッチ素子SWn02 と接続 されている。積分容量部 Cr2 およびスイッチ素子 SW21 は、アンプA2の反転入力端子と出力端子との間に設け られている。積分容量部 Cn の容量値は、各光検出セル 10mmのセル容量部Caの容量値と等しい。積分回路2 Onは、スイッチ素子SW21が閉じているときには、積 分容量部 Cr2 を放電して初期化する。一方、積分回路 2 Onは、スイッチ素子SW21が開いているときには、入 力端子に入力した電荷を積分容量部 Cn に蓄積して、そ の蓄積された電荷の量に応じた値の電圧信号(これを積 分信号と呼ぶ。) を出力端子から出力する。

し、これとは別に設けたものであってもよい。

【0020】図4は、第1の実施形態に係る光検出装置1の各A/D変換回路30nの回路図である。各A/D変換回路30nは、積分回路20nの出力端子から出力された積分信号(アナログ信号)を入力してA/D変換し、この積分信号の値に応じた値のデジタル信号を、スイッチ素子SWn03を介してデジタル演算回路40へ出力する。この図に示されたA/D変換回路30nは、結合容量素子C301、帰還容量素子C302、スイッチ素子SW302、アンプ301、比較部302、容量制御部303、可変容量部310、320および330を含む。【0021】アンプ301は、積分回路20nから出力された積分信号(アナログ値)を、結合容量素子C301

を介して反転入力端子に入力し、基準電圧値 V com を非反転入力端子に入力する。帰還容量素子 C 302 は、アンプ301の反転入力端子と出力端子との間に設けられ、入力した電圧値に応じて電荷を蓄える。スイッチ素子 S W 302 は、アンプ301の反転入力端子と出力端子との間に設けられ、開いているときには帰還容量素子 C 302 に電荷の蓄積を行わせ、閉じているときには帰還容量素子 C 302 における電荷蓄積をリセットする。そして、アンプ301は、帰還容量素子 C 302 に蓄積された電荷量に応じた電圧値を、出力端子より比較部302へ出力する。比較回路302は、アンプ301から出力された電圧値を反転入力端子に入力し、基準電圧値 V com を非反転入力端子に入力し、これら2つの入力信号の値を大小比較して、この比較結果を示す信号を容量制御部303へ出力する。

【0022】可変容量部310は、4つの容量素子C311~C314 および4つのスイッチ素子SW311~SW314を含む。容量素子C311 は、一端がアンプ301の反転入力端子と接続され、他端がスイッチ素子SW311を介して参照電圧値Vref1 および基準電圧値Vcomの何れかと接続される。容量素子C312 は、一端がアンプ301の反転入力端子と接続され、他端がスイッチ素子SW312を介して参照電圧値Vref1 および基準電圧値Vcomの何れかと接続される。容量素子C313 は、一端がアンプ301の反転入力端子と接続され、他端がスイッチ素子SW313を介して参照電圧値Vref1 および基準電圧値Vcomの何れかと接続される。また、容量素子C314 は、一端がアンプ301の反転入力端子と接続され、他端がスイッチ素子SW313を介して参照電圧値Vref1 および基準電圧値Vで列301の反転入力端子と接続され、他端がスイッチ素子SW314を介して参照電圧値Vref1 および基準電圧値Vで列301の反転入力端子と接続され、他端がスイッチ素子SW314を介して参照電圧値Vref1 および基準電圧値Vcomの何れかと接続される。

【0023】可変容量部320は、4つの容量素子C321 ~C324 および4つのスイッチ素子SW321~SW324を含む。容量素子C321 は、一端がアンプ301の反転入力端子と接続され、他端がスイッチ素子SW321を介して参照電圧値Vref2 および基準電圧値Vcomの何れかと接続される。容量素子C322 は、一端がアンプ301の反転入力端子と接続され、他端がスイッチ素子SW322を介して参照電圧値Vref2 および基準電圧値Vcomの何れかと接続される。容量素子C323 は、一端がアンプ301の反転入力端子と接続され、他端がスイッチ素子 40SW323を介して参照電圧値Vref2 および基準電圧値Vcomの何れかと接続される。また、容量素子C324 は、一端がアンプ301の反転入力端子と接続され、他端がスイッチ素子SW324を介して参照電圧値Vref2 および基準電圧値Vref2 の何れかと接続される。

【0024】可変容量部330は、4つの容量素子C 331 ~C 334 および4つのスイッチ素子S W331 ~S W334 を含む。容量素子C 331 は、一端がアンプ301の反転入力端子と接続され、他端がスイッチ素子S W331 を介して参照電圧値 V ref3 および基準電圧値 V com の何れか

と接続される。容量素子 C_{332} は、一端がアンプ301の反転入力端子と接続され、他端がスイッチ素子 SW_{332} を介して参照電圧値 V_{ref} 3 および基準電圧値 V_{com} の何れかと接続される。容量素子 C_{333} は、一端がアンプ301の反転入力端子と接続され、他端がスイッチ素子 SW_{333} を介して参照電圧値 V_{ref3} および基準電圧値 V_{com} の何れかと接続される。また、容量素子 C_{334} は、一端がアンプ301の反転入力端子と接続され、他端がスイッチ素子 SW_{334} を介して参照電圧値 V_{ref3} および基準電圧値 V_{ref3} および基準電圧値 V_{ref3} の何れかと接続される。

【0025】可変容量部310,320および330それぞれに含まれる各容量素子、結合容量素子C301、帰還容量素子C302 それぞれの容量値は、

[0026]

【数1】

$$C_{301} = C_{302} = 16 C$$
 ...(1a)
 $C_{311} = C_{321} = C_{331} = 8 C$...(1b)
 $C_{312} = C_{322} = C_{332} = 4 C$...(1c)
 $C_{313} = C_{323} = C_{333} = 2 C$...(1d)
 $C_{314} = C_{324} = C_{334} = C$...(1e)

なる関係式を満たす。ここで、Cは或る一定容量値である。また、可変容量部 3 1 0 に供給される参照電圧値 V ref1 、可変容量部 3 2 0 に供給される参照電圧値 V ref2 、可変容量部 3 3 0 に供給される参照電圧値 V ref3 、および、基準電圧値 V com それぞれは、

[0027]

$$V_{ref2} - V_{com} = (V_{ref1} - V_{com}) / 16$$
 ...(2a)
 $V_{ref3} - V_{com} = (V_{ref2} - V_{com}) / 16$...(2b)

なる関係式を満たす。なお、基準電圧値 V_{com} は一般には接地電位とされるので、以降では $V_{com}=0$ とする。 このとき、上記(2)式は、

[0028]

[数3]
$$V_{ref2} = V_{ref1} / 16$$
 …(3a) $V_{ref3} = V_{ref2} / 16$ …(3b)

なる式で表される。また、これら参照電圧値 V_{ref1} , V_{ref2} および V_{ref3} それぞれは、図示しない参照電圧供給回路より供給される。この参照電圧供給回路は、例えば、抵抗器が縦続接続された抵抗分割回路である。

【0029】容量制御部303は、スイッチ素子 $SW_{311} \sim SW_{314}$ 、 $SW_{321} \sim SW_{324}$ および $SW_{331} \sim SW_{334}$ それぞれにおける切替動作を制御する。また、容量制御部303は、これらの12個のスイッチ素子それぞれにおける切替状況を記憶しており、この切替状況および比較部302から出力された信号に基づいて、12ビットのデジタル値($D_{11} \sim D_{0}$)を出力する。すなわ

10

ち、容量制御部303より出力されるデジタル値の最上 位ビット D11 はスイッチ素子 S W311 の切替状況に応じ たものであり、ビットD10 はスイッチ素子SW312 の切 替状況に応じたものであり、ビットDoはスイッチ素子 SW313 の切替状況に応じたものであり、ビットD8はス イッチ素子SW314 の切替状況に応じたものである。ビ ットD7はスイッチ素子SW321の切替状況に応じたもの であり、ビットD6はスイッチ素子SW322の切替状況に 応じたものであり、ビットD5はスイッチ素子SW323の 切替状況に応じたものであり、ビットD4はスイッチ素 子SW324 の切替状況に応じたものである。また、ビッ トD3はスイッチ素子SW331の切替状況に応じたもので あり、ビットD2はスイッチ素子SW332の切替状況に応 じたものであり、ビットD1はスイッチ素子SW333 の切 替状況に応じたものであり、最下位ビットDoはスイッ チ素子 S W334 の切替状況に応じたものである。

【0030】次に、第1の実施形態に係る光検出装置1の動作について図5~図9を用いて説明する。なお、各スイッチ素子の開閉を制御する制御信号、デジタル演算回路40の動作を制御する制御信号およびアドレス信号 20は、図示しない制御回路から所定のタイミングで出力される。以下に説明する光検出装置1の動作は、この制御回路による制御の下に行われる。

【0031】図5は、第1の実施形態に係る光検出装置1の各光検出セル10m.nのスイッチ素子SWoの開閉タイミングを示すタイミングチャートである。この図に示すように、各フレーム期間内に、各ユニット100mにおいて、M個の光検出セル101.n~10m.nそれぞれのスイッチ素子SWoは順次に閉じる。各光検出セル10m.nのフォトダイオードPDおよびセル容量部Caは、自己のスイッチ素子SWoが閉じている期間には、スイッチ素子SWoが閉じている期間には、スイッチ素子SWoが閉じている期間には、スイッチ素子SWoが閉じている期間には、スイッチ素子SWnozを介して積分回路20nの出力端子と接続され、スイッチ素子SWoが開いている期間には、自己のスイッチ素子SWoが開いている期間には、自己のフォトダイオードPDが入射光により発生させた電荷を、自己のセル容量部Caに蓄積する。

【0032】図6は、第1の実施形態に係る光検出装置1の各ユニット100nの動作タイミングを示すタイミングチャートである。同図(a)は、各スイッチ素子の開閉タイミングを示す。同図(b)は、第1フレームと第2フレームとで光検出セル10mnへ入射する光の強度が等しい場合の各信号レベルを示す。また、同図(c)は、第1フレームより第2フレームで光検出セル

(c) は、第1フレームより第2フレームで光検出セル 10mm へ入射する光の強度が大きい場合の各信号レベルを示す。

【0033】第1フレームと第2フレームとで光検出セル10mmへ入射する光の強度が等しい場合における動作を、図6(a)および(b)を参照して説明する。

【0034】時刻t0に光検出セル10m,nのスイッチ

【0035】第1フレームにおける時刻 t 2から時刻 t 4までの期間、光検出セル10mmのスイッチ素子SWo は閉じる。この期間中に、先ず時刻t2にスイッチ素子 SWnoi が一旦閉じた後に開き、続いて時刻t3にスイ ッチ素子SWn02 が一旦閉じた後に開く。スイッチ素子 SWnoi が閉じている期間には、それまで光検出セル1 Omn のセル容量部 Caに蓄積されていた電荷は、積分回 路20nの積分容量部Cnに移動する。その結果、光検 出セル10点のフォトダイオードPDのカソード端子 の電位は、AVだけ変化してリセットレベルとなり、ま た、積分回路20点から出力される積分信号は、積分容 量部Cn に蓄積された電荷に応じたレベルとなる。その 後のスイッチ素子SWn02 が閉じている期間には、光検 出セル10mnのセル容量部Caに、積分回路20nから 出力される積分信号の値に応じた電荷が蓄積される。積 分容量部 Сгг の容量値は光検出セル 1 Оп. п のセル容量 部Caの容量値と等しいので、この結果、光検出セル1 О m, n のフォトダイオード P D のカソード端子の電位 は、リセットレベルから A Vだけ変化する。

【0037】時刻 t $0 \sim t$ 2 までの時間と時刻 t $4 \sim t$ 6 までの時間とが等しく、第1フレームと第2フレームとで光検出セル10 m.n へ入射する光の強度が等しければ、時刻 t 6 において光検出セル10 m.n のセル容量部 C_a に蓄積されている電荷は、時刻 t 3 に積分回路 2 0 n から出力される積分信号の値に応じて蓄積された電荷と、時刻 t 4 から時刻 t 6 までの期間にフォトダイオード P D が入射光により発生した電荷とが相殺されてい

る。したがって、時刻 t 6 では、光検出セル 1 0 m, nのフォトダイオード P D のカソード端子の電位はリセットレベルとなる。

【0039】次に、第1フレームより第2フレームで光 検出セル10 m.n へ入射する光の強度が大きい場合にお ける動作を、図6(a)および(c)を参照して説明す る。

【0040】各スイッチ素子の開閉動作は、既に説明したものと同様である。時刻 $t0\sim t2$ までの時間と時刻 $t4\sim t6$ までの時間とが等しく、第1フレームより第 2フレームで光検出セル10_{m.n} へ入射する光の強度が大きければ、時刻 t6において光検出セル10_{m.n} のセル容量部 Caに蓄積されている電荷は、時刻 t3に積分回路 20_nから出力される積分信号の値に応じて蓄積された電荷と、時刻 t4 から時刻 t6までの期間にフォトダイオード P Dが入射光により発生した電荷とが相殺されることはない。したがって、時刻 t6では、光検出セ t60 ル t60 ル t60 のフォトダイオード t60 のカソード端子の電位はリセットレベルより小さいレベルとなる

第2フレームにおける時刻 t 6から時刻 t 8までの期間、光検出セル10mmのスイッチ素子SWoは閉じる。この期間中の時刻 t 6にスイッチ素子SWoは閉じる。この期間中の時刻 t 6にスイッチ素子SWnoi が同じる時刻 t 6においては、光検出セル10mmのフォトダイオードPDのカソード端子の電位はリセットレベルより小さいので、積分回路20mから出力される積分信号はリセットレベルより大きくなる。すなわち、第1フレームと第2フレームとで光検出セル10mmへ入射する光の強度が異なれば、第2フレームの時刻 t 6以降において、積分回路20mから出力される積分信号は、リセットレベルとは異なるレベルとなる。そして、時刻 t 6以降の積分信号が読み出された後、時刻 t 7に積分回路20mのスイッチ素子SW2iは一旦閉じた後に開き、積分回路20mはリセットされる。

【0041】積分回路20nから時刻 t 6以降に出力される積分信号は、光検出セル10mnのフォトダイオードPDが或るフレームおよび次のフレームそれぞれで入 50

射光強度の差に応じたものである。すなわち、この積分 信号は、入力した光像における画素毎の入射光強度の増 減を表し、動体を抽出した結果を表す。

12

【0042】この積分回路20nから出力された積分信号は、A/D変換回路30nによりA/D変換されて、12ビットのデジタル信号が出力される。各ユニット100nのA/D変換回路30nは以下のように動作する。【0043】A/D変換処理の第1段階においては、スイッチ素子SW302 は閉じていて、帰還容量素子C302 は放電されている。また、スイッチ素子SW311~SW314、SW321~SW324 およびSW331~SW334 それぞれは、基準電圧値Vcomの方に切り替えられている。そして、スイッチ素子SW302 が開いて、積分回路20から出力された電圧値Vinに応じた電荷量Qが帰還容量素子C302 に蓄積される。ここで、電荷量Qは、

[0044]

なる式で表される。その後、実際のA/D変換処理が開始される。

【0045】A/D変換処理の第2段階では、可変容量 部310に含まれる4つのスイッチ素子SW311~SW314 それぞれの切替動作が行われる。先ず、4つの容量 素子C311~C314 のうち最も容量値が大きい容量素子C311に対応するスイッチ素子SW311が参照電圧値Vreflの方に切り替わる。これにより、帰還容量素子C302に蓄積されていた電荷Q(上記(4)式)のうち、

[0046]

$$[& 5]$$
 $Q_{s11} = C_{s11} \cdot V_{ref1} = 8 C \cdot V_{ref1} \quad \cdots (5)$

なる式で表される電荷量Q311 が容量素子C311 に移動し、

[0047]

なる式で表される電荷量Q302 が帰還容量素子C302 に残る。

【0048】そして、アンプ301より電圧値(V_{in} ー V_{ref1} / 2)が出力される。比較部302により、アンプ301より反転入力端子に入力する電圧値(V_{in} ー V_{ref1} / 2)と、非反転入力端子に入力する基準電圧値 V_{com} (=0)とが、大小比較されて、電圧値(V_{in} ー V_{ref1} / 2)の符号が判定される。この結果は、容量制御部303に入力され、出力すべき最上位ビット D_{11} の値として記憶される。すなわち、電圧値(V_{in} ー V_{ref1} / 2)が正であれば D_{11} = 1 とされ、そうでなければ D_{11} = 0 とされる。

【0049】もし、電圧値(V_{in} - V_{ref1} / 2)が正で

13

あれば、次に容量値が大きい容量素子 C 312 に対応する スイッチ素子SW312 が参照電圧値Vreft の方に切り替 わる。これにより、これまで帰還容量素子 C 302 に蓄積 されていた電荷Q302 (上記(6)式) のうち、

[0050]

【数7】

る。

$$Q_{312} = C_{312} \cdot V_{refi} = 4 C \cdot V_{refi}$$
 ...(7)

14

なる式で表される電荷量Q312 が容量素子C312 に移動

[0051]

【数8】

$$Q_{302} = 16 C(V_{in} - V_{ref1}/2) - 4 C \cdot V_{ref1}$$

= 16 C(V_{in} - 3 V_{ref1}/4) ...(8)

なる式で表される電荷量Q302 が帰還容量素子C302 に残 10

【0052】そして、アンプ301より電圧値(Vin ー 3 V reft / 4) が出力される。比較部302により、ア ンプ301より反転入力端子に入力する電圧値(Vin -3 V ref1 / 4) と、非反転入力端子に入力する基準電圧 値Vcom (=0)とが、大小比較されて、電圧値(Vin $-3 \, V_{refl}$ / 4) の符号が判定される。この結果は、容 量制御部303に入力され、出力すべきビットD10の値 として記憶される。すなわち、電圧値(Vin - 3 Vreft /4) が正であれば $D_{10} = 1$ とされ、そうでなければ D_{20} $_{10} = 0$ とされる。

 $Q_{302} = 16 C(V_{in} - 3V_{ref1}/4) - 2 C \cdot V_{ref1}$ $= 16 C(V_{10} - 7 V_{ref1}/8)$

なる式で表される電荷量 Q302 が帰還容量素子 C302 に残

【0056】そして、アンプ301より電圧値(Vin -7 V reft /8) が出力される。比較部302により、ア ンプ301より反転入力端子に入力する電圧値(Vinー 7 V ref1 / 8) と、非反転入力端子に入力する基準電圧 30 値Vcom (=0)とが、大小比較されて、電圧値(Vin -7 V reft /8) の符号が判定される。この結果は、容 量制御部303に入力され、出力すべきビットDoの値 として記憶される。すなわち、電圧値(Vin - 7 Vreft **/8)が正であればDs=1とされ、そうでなければDs** =0とされる。

【0057】逆に、最上位ビットDiiの値の決定の際に 電圧値($V_{in} - V_{refl}$ $\angle 2$)が負であれば、スイッチ素 子SW311 が基準電圧値Vcom の方に戻って、電荷量Q (上記(4)式) の全てが帰還容量素子 C 302 に戻る。その 40 後、次に容量値が大きい容量素子 C 312 に対応するスイ ッチ素子SW312 が参照電圧値Vreft の方に切り替わ る。これにより、帰還容量素子 C 302 に蓄積されていた 電荷Q(上記(4)式)のうち、

[0058]

$$\begin{bmatrix} & & 1 & 1 \\ & & Q_{312} = C_{312} \cdot V_{refl} = 4 & C \cdot V_{refl} & \cdots (11) \end{bmatrix}$$

なる式で表される電荷量〇312 が容量素子С312 に移動 し、

[0059]

[0054] 【数9】 $Q_{313} = C_{313} \cdot V_{ref1} = 2 C \cdot V_{ref1}$

【0053】さらに、電圧値(Vin-3 Vreft /4)が 正であれば、その次に容量値が大きい容量素子 С 313 に

対応するスイッチ素子SW313 が参照電圧値Vreft の方

に切り替わる。これにより、これまで帰還容量素子C

302 に蓄積されていた電荷Q302 (上記(8)式) のうち、

なる式で表される電荷量Q313 が容量素子C313 に移動

[0055] 【数10】

...(10)

$$\begin{bmatrix}
\pm 1 & 2 \\
Q_{302} = 1 & 6 & C \cdot V_{in} - 4 & C \cdot V_{ref1} \\
= 1 & 6 & C(V_{in} - V_{ref1} / 4) & \cdots (12)
\end{bmatrix}$$

なる式で表される電荷量Q302 が帰還容量素子C302 に残

【0060】そして、アンプ301より電圧値(V_{in}-Vreft /4)が出力される。比較部302により、アン プ301より反転入力端子に入力する電圧値(Vin - V reft /4)と、非反転入力端子に入力する基準電圧値V com (=0) とが、大小比較されて、電圧値 (V_{in} - V refi / 4) の符号が判定される。この結果は、容量制御 部303に入力され、出力すべきビットD10の値として 記憶される。すなわち、電圧値($V_{in}-V_{refl}$ \angle 4)が 正であれば $D_{10} = 1$ とされ、そうでなければ $D_{10} = 0$ と される。

【0061】このようにして、可変容量部330に含ま れる 4 つのスイッチ素子 S W311 ~ S W314 それぞれの切 替状況が順次に決定され、ビットDii~Daそれぞれの 値が順次に決定される。図7は、A/D変換回路30m に入力する電圧値 Vin と 4 つのビット D11 ~ D8 それぞ れの値との関係を示す図表である。これら4つのビット DII ~D8それぞれの値が決定された時点では、帰還容 量素子C302 に残っている電荷量O1はC・V ref1 以下で あり、アンプ301から出力される電圧値V1は、V

50 refi / 24以下であって、以上の第2段階においてA/

D変換し切れなかった残差である。

【0062】以上のA/D変換処理の第2段階に続く第3段階では、第2段階終了時に帰還容量素子C302 に残っている電荷量Q1について、可変容量部320に含まれる4つのスイッチ素子SW321 $\sim S$ W324 それぞれの切替動作が、第2段階の処理と同様に行われる。すなわち、先ず、4つの容量素子C321 $\sim C$ 324 のうち最も容量値が大きい容量素子C321 に対応するスイッチ素子SW321 が参照電圧値V1672 の方に切り替わる。これにより、帰還容量素子C302 に蓄積されていた電荷Q1のうち、

なる式で表される電荷量Q321 が容量素子C321 に移動 し、

なる式で表される電荷量Q302 が帰還容量素子C302 に残る。

【0065】そして、アンプ301より電圧値(V_{1} – V_{ref2} / 2)が出力される。比較部302により、アンプ301より反転入力端子に入力する電圧値(V_{1} ー V_{ref2} / 2)と、非反転入力端子に入力する基準電圧値 V_{com} (=0)とが、大小比較されて、電圧値(V_{1} ー V_{ref2} / 2)の符号が判定される。この結果は、容量制御部303に入力され、出力すべきビット D_{7} の値として記憶される。電圧値(V_{1} ー V_{ref2} / 2)が正であれば D_{7} = 1とされ、そうでなければ D_{7} = 0とされる。すなわち、電圧値(V_{1} – V_{ref1} / 3 2)が正であれば D_{7} = 1とされ、そうでなければ D_{7} = 0とされる。

【0066】以降も同様にして、可変容量部320に含まれる4つのスイッチ素子 $SW_{321} \sim SW_{324}$ それぞれの 切替状況が順次に決定され、ビット $D_7 \sim D_4$ それぞれの 値が順次に決定される。図8は、電圧値 V_1 と4つのビット $D_7 \sim D_4$ それぞれの値との関係を示す図表である。これら4つのビット $D_7 \sim D_4$ それぞれの値が決定された 40 時点では、帰還容量素子 C_{302} に残っている電荷量 Q_2 は $C \cdot V_{ref2}$ 以下($C \cdot V_{ref1}$ / 2^4 以下)であり、アンプ 301から出力される電圧値 V_2 は、 V_{ref2} / 2^4 以下 (V_{ref1} / 2^8 以下)であって、以上の第3段階においてもA/D変換し切れなかった残差である。

【0067】以上のA/D変換処理の第3段階に続く第4段階では、第3段階終了時に帰還容量素子 C_{302} に残っている電荷量 Q_2 について、可変容量部330に含まれる4つのスイッチ素子 S_{331} $\sim S_{334}$ それぞれの切替動作が、第2段階の処理と同様に行われる。すなわ

ち、先ず、4つの容量素子 C_{331} ~ C_{334} のうち最も容量値が大きい容量素子 C_{331} に対応するスイッチ素子 S_{331} が参照電圧値 V_{ref3} の方に切り替わる。これにより、帰還容量素子 C_{302} に蓄積されていた電荷 Q_1 のうち、

16

[0069]
[
$$\underbrace{\text{0}}_{\text{Q_{302}}}$$
 = 16 C·V₂-8 C·V_{ref3}
= 16 C(V₂-V_{ref3}/2) ···(16)

なる式で表される電荷量 Q_{302} が帰還容量素子 C_{302} に残る。

【0070】そして、アンプ301より電圧値(V_2-V_{ref3} / 2)が出力される。比較部302により、アンプ301より反転入力端子に入力する電圧値(V_2-V_{ref3} / 2)と、非反転入力端子に入力する基準電圧値V com (=0)とが、大小比較されて、電圧値(V_2-V_{ref3} / 2)の符号が判定される。この結果は、容量制御部303に入力され、出力すべきビット D_3 の値として記憶される。電圧値(V_2-V_{ref3} / 2)が正であれば $D_3=1$ とされ、そうでなければ $D_3=0$ とされる。すなわち、電圧値(V_2-V_{ref1} / 512)が正であれば $D_3=1$ とされ、そうでなければ $D_3=0$ とされる。

【0071】以降も同様にして、可変容量部330に含まれる4つのスイッチ素子 $SW_{331} \sim SW_{334}$ それぞれの切替状況が順次に決定され、ビット $D_3 \sim D_0$ それぞれの値が順次に決定される。図9は、電圧値 V_2 と4つのビット $D_3 \sim D_0$ それぞれの値との関係を示す図表である。これら4つのビット $D_3 \sim D_0$ それぞれの値が決定された時点では、帰還容量素子 C_{302} に残っている電荷量 Q_3 は $C \cdot V_{ref3}$ 以下($C \cdot V_{ref1}$ / 2^8 以下)であり、アンプ301から出力される電圧値 V_3 は、 V_{ref3} / 2^4 以下(V_{ref1} / 2^{12} 以下)であって、以上の第4段階においてもA/D変換し切れなかった残差である。

【0072】以上のA/D変換処理の第4段階が終了した時点では、12個のスイッチ素子SW311~SW314、SW321~SW324 およびSW331~SW334 それぞれにおける切替状況に応じた12ビットのデジタル値D11~D0が容量制御部303に記憶されている。そして、第4段階が終了した後、この12ビットのデジタル値D11~D0が容量制御部303より出力される。

【0073】 このA/D変換回路30 n では、可変容量 部310,320 および330 それぞれに含まれる容量 素子ならびに帰還容量部C302 の全体がチップ上で占有 する面積は、容量値61C(=3(8C+4C+2C+

18

C)+16C)の容量素子1つ分の占有面積に相当する。一方、従来の12ビットデジタル値を出力するA/D変換回路では、12個の容量素子が占有する面積は、容量値2¹²Cの容量素子1つ分の占有面積に相当する。このように、本実施形態に係るA/D変換回路30点、従来のものと比較して、容量素子の占有面積が1/67である。

【0074】したがって、このような占有面積が小さい A/D変換回路30nを含む光検出装置1は、積分回路20毎にA/D変換回路30を設けることにより高速化 10を図ることができ、A/D変換回路30nから出力されるデジタル値のビット数を多くすることにより高精度化を図ることもでき、また、フォトダイオードPDの個数を多くすることにより高解像度化を図ることもできる。また、従来のA/D変換回路における最大容量値が2¹¹ Cであるのに対して、本実施形態に係るA/D変換回路30nにおける最大容量値は16Cであるので、本実施形態に係るA/D変換回路30nでは、寄生容量が小さく、この点でもA/D変換処理を高速に行うことができる。

【0075】以上のようにして、各ユニット100nの A/D変換回路30nより、M個の光検出セル101n~10m. それぞれに対応するM個のデジタル値D1n~m0. が時系列に並んだデジタル信号が出力される。また、N個のユニット100n~m0. それぞれは並列動作する。したがって、各ユニット100n0. のスイッチ素子m0. が順次に閉じると、第m1行のデジタル値m0. 第m2行のデジタル値m0. 第m2行のデジタル値m0. 第m3 が順次に閉じると、第m4 で m5 が順次に閉じると、第m5 で m6 で m7 が順次に閉じると、第m7 で m7 が m8 で m9 で m9 が m9 が

【0076】そして、デジタル演算回路40において、 このデジタル信号に基づいてデジタル演算が行われて、 その演算結果が出力される。例えば、入力したデジタル 信号に基づいて各行の重心位置 P ■ を求めるには、

[0077]

【数17】

$$P_{m} = \frac{\sum_{n=1}^{N} \mathbf{n} \cdot D_{m,n}}{\sum_{n=1}^{N} D_{m,n}} \qquad \cdots (17)$$

なる式に基づいてデジタル演算が行われる。このようにすることで、画像中において或る方向に向かって動いている動体のうち当該進行方向側のエッジを求めることができる。このような光検出装置1は、例えば、ベルトコンベア上を搬送されてくる物の先端位置を検出するのに好適である。

【0078】以上のように、本実施形態に係る光検出装 50

置1は、1画素当たりに必要な素子がフォトダイオードPD、セル容量部Caおよびスイッチ素子SWoのみであり、従来技術のものと比べて回路規模が格段に小さい。特に、セル容量部CaとしてフォトダイオードPDの接合容量を利用する場合には、更に回路規模が小さい。したがって、この光検出装置1は、1画素当たりに占める回路部占有面積が小さく、各画素の開口率が高く、光応答特性が優れたものとなる。

【0079】(第2の実施形態)次に、第2の実施形態 に係る光検出装置について説明する。第2の実施形態に 係る光検出装置は、第1の実施形態に係る光検出装置1 と比べて積分回路20nの構成が異なる。図10は、第 2の実施形態に係る光検出装置の各積分回路20nの回 路図である。積分回路20㎡は、入力端子と出力端子と の間に互いに並列に、アンプA2、積分容量部Crzi、ス イッチ素子SW21、ならびに、互いに直列的に接続され たスイッチ素子SW22 (容量値切替手段) および積分容 量部Cf22 が接続されている。アンプA2は、その反転入 力端子がスイッチ素子SWnoi と接続され、非反転入力 端子が基準電圧値 Vingl とされている。積分容量部 C f21 、スイッチ素子SW21、ならびに、互いに直列的に 接続されたスイッチ素子SW22 および積分容量部Cf22 は、アンプA2の反転入力端子と出力端子との間に設け られている。積分容量部 С ғгі および積分容量部 С ғгг そ れぞれの容量値の和は、各光検出セル10mn それぞれ のセル容量部Caの容量値と等しい。

【0080】第2の実施形態に係る光検出装置の各積分回路20nの動作について説明する。図11は、第2の実施形態に係る光検出装置の各ユニット100nの動作30 タイミングを示すタイミングチャートである。同図(a)は、各スイッチ素子の開閉タイミングを示す。同図(b)は、第1フレームと第2フレームとで光検出セル10m,nへ入射する光の強度が等しい場合の各信号レベルを示す。また、同図(c)は、第1フレームより第2フレームで光検出セル10m,nへ入射する光の強度が大きい場合の各信号レベルを示す。第2の実施形態に係る光検出装置の動作は、第1の実施形態に係る光検出装置1の動作と略同様である。本実施形態では、積分回路20nのスイッチ素子SW2zは、第1フレームでは閉じていて、第2フレームでは開いている。

【0081】積分回路20nのスイッチ素子SW2が閉じている第1フレーム(時刻 t 4を経過するまで)では、積分回路20nにおいて電荷を蓄積するものは、互いに並列的に設けられた積分容量部 C_{121} および積分容量部 C_{122} の双方である。また、積分容量部 C_{121} および積分容量部 C_{122} それぞれの容量値の和は、光検出セル10m.n のセル容量部 C_{4} の容量値と等しい。したがって、この第1フレームでは、光検出装置の動作は、図7を用いて説明したものと同様である。

【0082】一方、積分回路20nのスイッチ素子SW

22 が開いている第2フレーム(時刻 t 8を経過するまで)では、積分回路20nにおいて電荷を蓄積するものは、積分容量部 Cr21 のみであって、その容量値が小さくなる。したがって、第1の実施形態の場合と同様の入射光強度変化があるとすると、第2の実施形態に係る光検出装置では、時刻 t 6以降に積分回路20nから出力される積分信号は、第1の実施形態の場合と比較して((Cr21 + Cr22) / Cr21) 倍だけ大きくなり、感度が高くなる。

【0083】以上のように、第2実施形態に係る光検出装置は、第1の実施形態に係る光検出装置1が奏する効果と同様の効果を奏する他、第1フレームよりも第2フレームにおいて積分回路20nの積分容量部の容量値を小さくすることにより、入力した光像における画素毎の入射光強度の増減を高感度に検出することができ、これにより動体を高感度に抽出することができる。

【0084】(変形例)一般に、本発明に係る光検出装置1の各A/D変換回路20mに含まれる可変容量部の個数Mは1以上であり、M個の可変容量部のうち第m

(1 \leq m \leq M) の可変容量部に含まれる容量素子の個数 20 Nmは1以上であり、第mの可変容量部に含まれるNm個の容量素子それぞれの他端(アンプの入力端子に接続される一端とは逆の側)に入力する参照電圧値のレベル数 Pmは1以上としてよい。第mの可変容量部に含まれる Nm個の容量素子それぞれの容量値を Cm.1 \sim Cm.Nm とし、第mの可変容量部に供給される参照電圧値を Vref.m.1 \sim Vref.m.Pm とすると、各m値、各n値(1 \leq n \leq Nm)および各p値(1 \leq p \leq Pm)について、Cm.n・Vref.m.pm の各値が互いに異なるように設定される。また、Cm.n・Vref.m.p の各値は、昇順に並べたと 30 きに公比が 2 である等比数列であるのが好適である。 A \sim D変換回路から出力されるデジタル値のビット数は、

[0085]

[数18] $N_1 \cdot P_1 + N_2 \cdot P_2 + \dots + N_M \cdot P_M$ …(18)

なる式で表される。

【0086】上記の各実施形態では、A/D変換回路から出力されるデジタル値のビット数は12であったが、他の任意の数であってもよい。上記実施形態では M=3、各 $N_m=4$ 、各 $P_m=1$ であったが、一般にはMが2以上の任意の数であって、各 N_m も2以上の任意の数であってよい。また、M=1、N $_1$ が2以上の任意の数であってよく、この場合には、N $_1$ 個の容量素子がチップ上で占有する面積が更に小さい。また、M=1、N $_1=1$ 、P $_1$ が2以上の任意の数であってよく、この場合には、1個の容量素子がチップ上で占有する面積が更に小さい。また、M $_2$ 2以上の任意の数であって、20、20、20 ない。また、M20 ない。また、M21 ない。また、M22 ないの任意の整数であって、22 ない。といるの整数であって、23 ないでもよい。A24 なっていてもよい。

[0087]

【発明の効果】以上、詳細に説明したとおり、本発明に係る光検出装置によれば、或る一定期間に、光検出セルの光検出素子が入射光強度に応じて発生した電荷はセル容量部に蓄積されていく。この一定期間が経過した時点で第1のスイッチ素子が閉じると、それまでセル容量部に蓄積されていた電荷は、積分回路の積分容量部に移動する。その結果、光検出素子の一方の端子の電位は、ΔVだけ変化してリセットレベルとなり、積分回路から出力される積分信号は、積分容量部に蓄積された電荷に応じたレベルとなる。第1のスイッチ素子が開いた後に第2のスイッチ素子が閉じると、積分回路から出力される積分信号の値に応じた電圧がセル容量部に設定される。積分容量部の容量値はセル容量部の容量値と等しいので、この結果、光検出素子の一方の端子の電位は、リセットレベルからΔVだけ変化する。

20

【0088】その後の一定期間に、光検出素子へ入射した光強度に応じて発生した電荷はセル容量部に蓄積されていく。この一定期間が経過した時点でセル容量部に蓄積されている電荷は、以前に第2のスイッチ素子が閉じたときに積分信号の値に応じて設定された電圧に比例した電荷と、この一定期間に光検出素子が入射光により発生した電荷とが、重畳されたものである。ただし、重畳される電荷の符号は互いに異なる。したがって、この一定期間が経過した時点で第1のスイッチ素子が閉じると、積分回路から出力される積分信号は、光検出素子へ入射した光強度の増減に応じたものである。

【0089】そして、この積分回路から出力された積分信号は、A/D変換回路によりデジタル信号に変換される。A/D変換回路から出力されたデジタル信号に基づいて、デジタル演算回路により、重心位置を求めるデジタル演算が行われる。この光検出装置は、2次元配列された複数の光検出セルを備えており、入力した光像における画素毎の入射光強度の増減を検出することができ、これにより動体を抽出することができる。

【0090】このように本発明に係る光検出装置は、1 画素当たりの回路規模が従来技術のものと比べて格段に 小さい。特に、セル容量部として光検出素子の接合容量 を利用する場合には、更に回路規模が小さい。したがっ て、この光検出装置は、1 画素当たりに占める回路部占 有面積が小さく、各画素の開口率が高く、光応答特性が 優れる。

【0091】また、積分回路の積分容量部の容量値を切替可能とする場合には、入力した光像における画素毎の入射光強度の増減を高感度に検出することができ、これにより動体を高感度に抽出することができる。

【図面の簡単な説明】

【図1】第1の実施形態に係る光検出装置1の概略構成 図である。

【図2】第1の実施形態に係る光検出装置1の各光検出

セル10mmの回路図である。

【図3】第1の実施形態に係る光検出装置1の各積分回路20nの回路図である。

21

【図4】第1の実施形態に係る光検出装置1の各A/D変換回路30nの回路図である。

【図5】第1の実施形態に係る光検出装置1の各光検出セル10 $_{m,n}$ のスイッチ素子S W_0 の開閉タイミングを示すタイミングチャートである。

【図6】第1の実施形態に係る光検出装置1の各ユニット100nの動作タイミングを示すタイミングチャートである。

【図7】 A \angle D変換回路30 $_n$ に入力する電圧値 V_{in} と 4つのビット $D_{11}\sim D_8$ それぞれの値との関係を示す図表である。

【図8】電圧値V1と4つのビットD7~D4それぞれの

値との関係を示す図表である。


【図9】電圧値 V_2 と4つのビット $D_3 \sim D_0$ それぞれの値との関係を示す図表である。


【図10】第2の実施形態に係る光検出装置の各積分回路20nの回路図である。


【図11】第2の実施形態に係る光検出装置の各ユニット100mの動作タイミングを示すタイミングチャートである。

【符号の説明】

1 ···光検出装置、101.1~10MN ···光検出セル、201~20M···積分回路、301~30M···A/D変換回路、40···デジタル演算回路、301···アンプ、302···比較部、303···容量制御部、310,220,230···可変容量部。







【図7】

. V ₁₀	D11	D10	D٠	D.
15 V ref 1/16 ~ V ref 1	1	1	1	1
14V 1/16 ~ 15V 1/16	1	1	1	0
13V +1/16 ~ 14V +1/16	1	1	0	1
12V 1/16 ~ 13V 1/18	1	1	0	0
11 V ref 1/16 ~ 12 V ref 1/16	1	0	1	1
10V 1/16 ~ 11V 1/16	1	0	1	0
8V 1/16 ~ 10V 1/18	1	0	0	1
8V 1/16 ~ 9V 1/16	1	0	0	0
7V - + 1/16 ~ 8V - + 1/16	0	1	1	1
6V -+1/16 ~ 7V -+1/16	0	1	1	0
5V ref 1/16 ~ 6V ref 1/16	0	1	0	1_
4V /16 ~ 5V /16	0	1	0	0
3V ret 1/16 ~ 4V ret 1/16	0	0	1	1
2V reti/16 ~ 3V reti/18	0	0	1	0
Vr.+1/16 ~ 2V-++/16	0	0	0	1
0 ~ V/16	٥	0	٥	0


【図8】

V,	D٠	D.	Dз	D₄
15V 15V	1	1	1	1
14V -++2/16 ~ 15V -++2/16	1	1	1	0
13V - + 12/16 ~ 14V - + 12/16	1	1	0	1
12V cerz/16 ~ 13V reez/16	1	1	0	0
11 Vrerz/16 ~ 12 Vrerz/16	1	0	1	1
10V-12/18 ~ 11V-12/18	1	0	1	0
9V, 12/16 ~ 10V, 12/16	1	0	0	1
8V 12/16 ~ 9V 12/16	1	0	0	0
7V - + 2/16 ~ 8V - + 2/16	0	7-	1	1
6V - + 2/16 ~ 7V - + 2/16	0	1	1	0
5V 2/16 ~ 6V rat 2/16	0	1	O	1
4V 2/16 ~ 5V 2/16	0	1	0	0
3V 12/16 ~ 4V 12/16	0	0	1	1_1_
2V 12/16 ~ 3V 12/16	0	0	1	0
V 2 / 16 ~ 2 V / 16	0	0	٥	1
0 ~ V.+rz/18	0	0	0	0

【図9】

V.	D,	D:	Dı	D٠
15 V - 12/16 ~ V - 13	1	1	1	1
14V 16 ~ 15V 16	1	1	1	0
13 V - + 2/16 ~ 14 V - + 3/16	1	1	0	1
12V - + 3/16 ~ 13 V - + 3/16	1	1	0	0
11 V - + 3/16 ~ 12 V - + 2/16	1	0	1	1
10V - + 2/16 ~ 11 V - + 1/16	1	0	1 _ 1	O
9V +3/16 ~ 10V +3/16	1	0	0	1
8V 2/16 ~ 8V 2/16	1	0	0	0
7V - + 12/16 ~ 8V - + 13/16	0	1	1	1
6V - + 18 / 7V - 4 / 16	0	1	1	0
5V - 12/16 ~ 6V - 13/16	0	1	0	1_
4V - 13/16 ~ 5V - 12/16	0	1	0	0
3V - 1 2/16 ~ 4V - 1 5/16	0	0	1	1
2V - + + 16 ~ 3V - + 16	0	0	1	0
V /16 ~ 2 V /16	0	0	0	1
0 ~ V /16	0	0	0	0

[図11]



フロントページの続き

(51) Int.Cl.⁷

識別記号

HO1L 27/146 5/335 H 0 4 N

(72)発明者 藤田 一樹

静岡県浜松市市野町1126番地の1 浜松ホ

トニクス株式会社内

(72)発明者 向坂 直久

静岡県浜松市市野町1126番地の1 浜松ホ

トニクス株式会社内

FΙ

H O 4 N 5/335

H O 1 L 27/14

P

テーマコート゚(参考)

(72)発明者 豊田 晴義

静岡県浜松市市野町1126番地の1 浜松ホ トニクス株式会社内

Fターム(参考) 2G065 AA04 AA11 AB04 BA09 BA34

BC13 BC14 BC15 BC28 BC35

BE08

4M118 AA10 AB01 BA14 CA02 CA19

FA06

5C024 AX01 CY26 GX03 GX18 HX23

HX31